Fpga 기반 거래 시스템

이 페이지를 공유하십시오. 프레임 워크는 초저 대기 시간 금융 시스템의 응용 프로그램 개발을 가속화합니다. 전자 거래의 출현으로 인해 속도 경쟁으로 가장 빠르고 똑똑한 거래 플랫폼이 구축되었습니다. 응답 시간은 초에서 밀리 초에서 마이크로 초로 감소했습니다 마이크로 초 및 서브 마이크로 초의 응답 시간을위한 드라이브는 전통적인 소프트웨어 또는 간단한 하드웨어 아키텍처에서는 불가능합니다. 이는 초저 대기 시간 시스템에서 필드 프로그래머블 게이트 어레이 FPGA 기술의 채택을 추진하고 있습니다. 하드웨어 개발과 관련된 위험을 줄이기 위해 기술 언어 HDL 코드를 기본적으로 FPGA 이더넷 카드에 저장하고 개발 시간을 줄이는 동시에 AdvancedIO는 10 기가비트 이더넷 10GE 통신을위한 FPGA 프레임 워크의 사용을 개척했습니다. AdvancedIO expressXG 개발 프레임 워크 툴 세트는 금융 서비스의 신속한 배치 및 최신 세대에 완벽하게 이식 가능 f FPGA 카드 .- Rafeh Hulays, Ph. D, AdvancedIO Systems Inc. 사업 개발 담당 부사장 추가 정보. HFT 시스템의 여러 가지 구현에 대해 FPGA에서 읽었습니다. 제 질문은 HFT 시스템의 어느 부분이 오늘날 FPGA에서 대부분 구현되는지입니다 FPGA는 여전히 대중적입니까? 피드 처리기 만 FPGA에 구현되어 있습니까? 위에서 설명한 시스템 중 일부는 전략이 너무 많이 변경되거나 FPGA에 구현하기가 너무 어려워서 FPGA에 구현 된 피드 처리기 만 있기 때문에 다른 업체에서는 FPGA에 대한 거래 전략을 구현했거나 FPGA 대신 고성능 NIC를 사용하여 HFT 시스템을 구축했습니다. 다른 접근법에 대해 읽었지 만 대부분의 결과가 다른 입력 세트에서 테스트되므로 비교하기가 어렵습니다. 3 월 9 일 at 21 06. 하드웨어에 직접 ASIC에서 뭔가를 할 수 있다고 상상해보십시오. 그러나 제조 과정 자체가 비용이 많이 들며 설계를 할 수 없습니다. 나중에 변경 ASIC은 Bitcoin 마이닝, 잘 알려진 데이터 처리 알고리즘 등과 같은 사전 정의 된 태스크에 대해 의미가 있습니다. 반면에 우리는 일반적인 CPU와 일반 용도의 코 프로세서 CPU 및 GPU를 갖추고 있지만 용어로는 작습니다 FPGA는 중간에 있습니다. 하드웨어 에뮬레이터이므로 실제 하드웨어보다 10 배 느리지 만 동시 작업의 경우 CPU가 제공하는 것보다 훨씬 성능이 좋습니다. FPGA의 일부 용도가 있습니다. TV 및 다양한 데이터 수집 보드에서의 HD 비디오 디코딩과 같은 비디오 트랜스 코딩. 고정 데이터 구조 분석 정규식 파싱. 예를 들어, 시스템 결과 시뮬레이션, 카드 결과 시뮬레이션 예를 들어 항공 우주 또는 과학 연구와 같은 적절한 임베디드 애플리케이션이 많이 있습니다. 퀀텀 용 FPGA의 문제점은 부동 소수점 계산에는 그리 좋지 않습니다. 특히 일반적인 CPU가 이미 SIMD와 같은 것들에 최적화되어 있기 때문에 그렇습니다. 그러나 고정 소수점 또는 고정 크기 데이터 구조의 경우 FPGA 디자인을 사용하면 동시에 많은 처리를 수행하도록 장치를 구성 할 수 있습니다. 거래에서 수행 된 것은 FPGA를 사용하지 않고 급변하는 데이터 구조를 처리 할 수 ​​있도록 하드웨어의 주문서 등 거래 구조의 특정 부분을 구축 할뿐만 아니라 네트워크 스트림에서 직접 파싱하는 피드 처리기에 FPGA를 사용합니다. 전파 비용을 지불하지 않고 데이터를 신속하게 처리해야하는 문제를 해결하는 것이 목표입니다. 특히 GPGPU 나 Xeon Phi와 같은 PCI - 주거 카드와 같은 장치와는 대조적으로 장치에서 데이터를 가져 오는 데 성능이 저하 될 수 있습니다. 옵션이 이와 관련하여 개선되고 있습니다. FPGA는 실제로 실리콘 전체에 걸쳐 반복적으로 반복되는 동일한 논리 블록 이상이며 구성 가능한 스위치가 논리 블록을 연결하십시오. FPGA는 작동 중에 변경되지 않는 하드웨어 회로에서 설명 할 수있는 반복적 인 문제를 처리 할 때 매우 뛰어나고 빠릅니다. 그리고 이러한 회로의 수천 또는 수만 가지를 사용할 수 있습니다. 모든 FPGA는 동시에 하나의 FPGA에서 동시에 작동합니다. 반면에 CPU는 명령을로드하고 데이터를로드하며 데이터를 처리하고 결과를 저장 한 다음 ALU를 기반으로합니다 따라서 CPU는 크기와 범위가 서로 다른 여러 태스크를 전환하면서 지속적으로 변화하는 문제를 처리 할 때 매우 훌륭하고 빠릅니다. 현재 CPU 또는 코어는 병렬 파이프 라인을 사용하여 수십에서 수백 개의 ALU를 갖습니다 병렬 처리가 가능한 복잡한 문제를 매우 빠르게 처리 할 수있는 데이터 및 명령어를 제공합니다. 이러한 설계를 통해 방대한 병렬 아키텍처로 공격받을 수있는 간단한 문제 (예 : l 특정 패턴과 일치하는 가격으로 미리 계산 된 구매, 판매 또는 취소를 트리거하는 것보다 CPU가 더 복잡한 병렬 처리가 필요한 복잡한 문제에서 더 빠릅니다. 거래를 조정하고 포트폴리오를 위험 조정하는 데 필요한 구매, 취소 및 판매를 취소하거나 다양한 연령 및 품질의 다양한 가격 및 뉴스 소스를 거래자 및 경영진이 거래 시스템에 어떤 조정을할지 결정하기 위해 사용하는 거래 지표에 통합하는 데 필요한 매각 및 취소 HFT에 사용된다. HFT에 많이 사용된다. 특정 상점의 아키텍처에 많이 의존한다. 단순하고 반복적이며 광범위한 작업을 수행하고 빠르게 수행하는 데 가장 많이 사용된다. CPU는 대부분 요구 사항이 변화하는 곳이나 문제는 처음에는 완전히 이해되지 않습니다. 3 월 11 일 14시 17 분 10. 귀하의 질문은 실제로별로 의미가 없습니다. 무역 인프라의 배선이 광섬유를 얼마나 많이 사용하는지 묻는 것과 같습니다. 얼마나 많은 구리가 사용 되는가? 우리가 당신에게 줄 수있는 가장 좋은 대답은 FPGA가 마법의 총알이 아니라는 것입니다. 이것은 시스코 백서의 잘못된 해석입니다. 스위칭 패브릭의 사용 사례와 현재 FPGA는 HFT 시스템의 대부분이 FPGA로 구현되고 있습니다. 현재 FPGA는 프린터 및 TV 셋톱 박스에 자주 사용됩니다. Mar 9 14 21 55 55. 디지털 신호 처리 DSP 블록을 강조하고 싶습니다. ALU 투데이의 FPGA는 수천 개의 매우 큰 프로그래머블 DSP 블록을 가지고 있습니다. 갑자기, 수천 개의 작은 프로세서를 가지고 계산을 병렬로 수행 할 수 있습니다. 이것은 제온 파이 또는 GPU FPGA에서 옵션 가격 모델링 또는 확률 론적 위험 모델링을 수행하면 최신 GPU에 비해 ​​성능이 100 배 이상 향상되고 최신 CPU에 비해 ​​훨씬 더 많은 성능을 얻을 수 있습니다. DSP 블록과 함께 이 성능 향상의 또 다른 주요 요인은 메모리 캐시입니다. FPGA에는 매우 빠른 분산 RAM이 내장되어있어 데이터 패스 수준에서 100TB의 대역폭을 달성 할 수 있습니다. 오늘날의 알 고 전략에 대한 FPGA를 사용하면 대규모의 대규모 GPU 나 CPU에 비해 ​​성능이 100 배에서 1000 배 향상 될 수있는 컴퓨팅 리소스 주된주의 사항은 Verilog 또는 VHDL. Sanjay Shah CTO Nanospeed에 서면으로 능숙 해져야한다는 것입니다. Tilera, Adapteva 및 Coherent Logix와 같은 회사는 모두 미국에서 이러한 프로세서를 제공하고 Enyx는 프랑스에서 제공합니다. 이 프로세서는 이전에 FPGA에서 완전히 소유 한 하드웨어 가속화 공간으로 강력하고 다양한 코어 프로세서를 사용하기 시작했습니다. 또한 이러한 대규모 병렬 프로세서의 효과에 대한 진정한 척도는 소프트웨어 도구의 완성도에 있습니다. 잠재 고객이주의를 집중해야하는 곳입니다. 아무도 수동 기술을 사용하여 수십 또는 수백 개의 코어를 프로그램하거나 디버깅하려고하지 않습니다 물론 IO 대역폭이 중요하다는 것은 말할 나위도 없습니다. 이 공간에서의 개인적인 경험으로 코히 런트 Logix 프로세서를 코 프로세서 또는 하드웨어 C 언어 알 고 가속을위한 가속기 C 기반 환경의 빠른 디자인 사이클을 즐기면서 알 고 프로그래머는 코드를 마음 속의 내용으로 조정할 수 있으며 FPGA를위한 고비용 및 시간 집중적 인 HDL 코딩에 대해 걱정하지 않아도됩니다. 최적의 파티셔닝은 FPGA가 그들은 최선의 고정 된 반복적 인 작업을 수행하고 많은 코어 프로세서로 하여금 개발자의 생산성과 실행 속도를 가속화합니다. John Irza, Coherent Logix, Inc. 의 비즈니스 개발 관리자, 8 월 6 일 14시 0 분 42. 모든 HFT 샵은 FPGA 아키텍처를 사용합니다. 이 디바이스는 속도, 파이프 라인, 병렬 처리 등의 최신 개선 사항에 비해 빠르게 앞서고 있기 때문에 자주 교체해야합니다. 2M을 1 년에 투자하고 또 다른 전략을 생각해보십시오. 많은 사람들이 펜과 종이로 일일 가격 움직임을하고 있습니다. 오마하에서 수십억 달러를 벌어들입니다. 7 월 28 일 16시 10 분 31 초에 응답합니다. 답변 .02017 Stack Exchange, Inc. FPGA 개발 기반의 전자 상거래 킬 스위치는 LabVIEW FPGA Module 및 NI FlexRIO. FPGA를 사용하여 네트워크 수준에서 거래 시스템을 최적화합니다. 네트워크 데이터를 생성 및 처리하여 소프트웨어로부터 특정 작업을 오프로드 할 수 있습니다. 과제 5 월 6 일, 2010 년 플래시 크래시가 미국 증권 거래위원회 (SEC) 및 미국 상품 선물 거래위원회 (CFTC)에 전자 거래 프로세스에서 위험 및 안전 점검을 실행하도록 명령했습니다. 지연 및 결정론은 전자 거래 시스템의 핵심 성과 지표입니다. NI LabVIEW FPGA 모듈 및 NI FlexRIO 하드웨어를 사용하여 결정 성 있고 낮은 대기 시간의 FPGA 기반 킬 (kill) 스위치 인 고성능 컴퓨팅 HPC를 신속하게 개발하여 상인 주식 거래의 대부분은 전자적으로 수행됩니다. 그림 1을 참조하십시오. 피크 거래 기간은 이익을위한 최상의 거래 기회를 제공하지만 잠재적 손실에 대한 가장 큰 위험을 나타냅니다. 피크 거래 기간에는 거래 시스템이 소비해야하는 시장 데이터 및 프로세스가 서서히 느려지고 효과가 없어지는 지점까지 급상승합니다. 그림 1 초당 총 1 분의 짧은 피크 메시지. 고주파 거래 HFT는 시장 동력에 영향을 미치고 흥미로운 토론을 만듭니다. 1 회사가 HFT에 종사하든 안하든, 2010 년 5 월 6 일의 플래시 크래시와 같은 이벤트로부터 자산을 보호하십시오. 2 FPGA를 기반으로하는 FPGA 기반 주문 취소 시스템을 사용하는 무역 회사가 다른 어떤 무역 회사보다 빠르게 시장을 벗어나서 손실은 그림 2를 참조하십시오. 그림 2 그림 2 다우 존스 산업 평균 2010 년 5 월 6 일 Flash Crash. The FIX Protocol. 금융 회사는 시장 및 무역 데이터를 전달합니다 v Financial Information eXchange FIX Protocol과 같은 메시징 표준 FIX Protocol Limited가 관리하는 실시간 전자 증권 거래 거래 메시징 표준 FPL, 구매 측 기관을 비롯한 금융 서비스 업계 회원의 국제 비영리 표준 기관, Sell-side broker dealer , 공급 업체, ECNs 교환, 규제 기관 및 기타 무역 협회 FIX 엔진 소프트웨어 프로세스 및 FIX 메시지 생성 QuickFIX는 사실상의 오픈 소스 FIX 엔진입니다. 금융 회사는 QuickFIX 및 상업용 폐쇄 소스 FIX 엔진을 사용합니다. 금융 회사는 HPC 기술로 전환하고 있습니다. 경쟁 업체에 비해 추가적인 이점 제공 소프트웨어의 모든 수준이 최적화되고 최근 재구성 가능한 하드웨어를 사용하여 회사가 거래 시스템 옵션을 최적화합니다. FPGA 재구성 가능한 Hardware. FPGA는 네트워크 수준에서 거래 시스템을 최적화합니다. 네트워크 데이터, 이로 인해 소프트웨어에서 특정 업무 부담 Al 기업은 시장 데이터 처리에서 가장 일반적으로 FPGA를 사용합니다. 최대 1,000 개의 코어를 포함 할 수있는 3 개의 FPGA 병렬 데이터 처리를위한 4 개의 OS 및 명령어 페치 지터가없는 5.FPGA는 Verilog 또는 VHDL과 같은 하드웨어 설명 언어 HDL을 사용하여 프로그래밍됩니다 모든 알고리즘이 FPGA에서 구현 될 수있는 것은 아닙니다. 일부는 FPGA의 특성 때문이며 일부는 HDL로 인해 HDL이 ANSI C 또는 C와 같은 기존 프로그래밍 언어보다 타겟 하드웨어 지식을 필요로합니다. 또한 HDL 코딩은 알고리즘을 FPGA로 구현할 수있는 경우 개발 시간이 3-5 배 증가합니다. 이러한 언어는 배우기가 어렵고 많은 노력을 기울여 아주 자주 수행하는 매우 긴 소스 코드 파일을 생성합니다. FIX 프로토콜은 문자열 기반이며 이점이 있습니다 왜냐하면 문자열 기능이 CPU에서 가장 효율적이지 않기 때문입니다. 기술 플랫폼. PXI는 Windows 및 PCI와 같은 표준 PC 기술을 기반으로하기 때문에 int PXI를 이러한 시스템에 통합하는 것은 PXI 버스를 PC와 통합하는 것과 유사합니다. PXI 버스는 고속 PCI 버스와 타이밍 및 동기화를 결합합니다. PXI 트리거 버스는 8 개의 공유 트리거 버스 라인, 낮은 스큐 스타 트리거 및 공통 10 MHz 시스템 레퍼런스 클럭 이러한 동기화 기능은 PXI 모듈간에 트리거, 클럭 및 기타 신호를 전달하여 정확하고 고성능 측정을 가능하게합니다. NI FlexRIO는 NI에서 개발 한 PXI 및 PXI Express 기반의 재구성 가능한 하드웨어 플랫폼으로 NI FlexRIO FPGA 모듈과 NI FlexRIO 어댑터 모듈이 하드웨어는 HDL 설계에 대한 지식이 없더라도 LabVIEW FPGA로 프로그래밍 할 수있는 고성능의 재구성 가능한 하드웨어 시스템을 구성합니다. NI LabVIEW FPGA Module. LabVIEW FPGA는 그래픽 접근 방식을 제공합니다 FPGA 로직 개발에 심층적 인 디지털 설계 지식이나 복잡한 전자 설계 자동화없이 FPGA에 복잡한 재무 알고리즘을 프로그래밍 할 수 있습니다. EDA 툴 LabVIEW는 고유 한 FPGA 병렬성을 직관적으로 묘사하기 때문에 FPGA 프로그래밍에 적합합니다. 그림 3 LabVIEW FPGA 모듈 샘플 블록 다이어그램. 고급 그래픽 기반 개발 환경 사용 LabVIEW FPGA와 같은 그림 5는 FPGA 성능 향상을 저해하지 않으면 서 개발 시간을 단축합니다. , LabVIEW FPGA는 코드 생성 기술을 사용하여 그래픽 개발 환경을 FPGA 하드웨어로 합성하여 궁극적으로 FPGA 합성 도구를 실행합니다. LabVIEW FPGA 단일주기 Timed 루프 SCTL은 최소 40MHz의 지정된 시간 내에 실행되도록 결정 성을 제공합니다. 125MHz에서 실행되는 SCTL 맞춤형 하드웨어를 사용하여 고유 한 타이밍 및 트리거링 루틴을 생성 할 수 있습니다. 고속 하드웨어 안정성 및 엄격한 결정 성을 요구하는 디지털 프로토콜 및 어플리케이션에 초고속 컨트롤 인터페이싱이 어플리케이션의 경우, LabVIEW FPGA는 프로토콜 인식 하드웨어 - 그림 4 NI FlexRIO FPGA 모듈. 브로커 - 딜러가 교환기에 연결됨 브로커 - 딜러와 교환기 사이의 거래 메시지는 FIX 프로토콜 형식을 사용합니다. 브로커 - 딜러는 거래가 일치 할 것으로 판단하는 주문을 제출합니다. 브로커 - 딜러의 모든 주문은 주문이 교환기에 입력됩니다. 일치 된 주문이 실행 됨과 동시에 브로커 - 딜러로 반송됩니다. 브로커 - 딜러는 어떤 시점에서 이벤트를 감지하여 모든 미결 주문을 취소해야합니다. 발견 된 이벤트로 인해 많은 브로커 - 딜러가 동시에 취소 주문을 취소하고자하는 경우, 처음 취소하는 고객은 잠재적 손실을 줄일 수 있습니다. 그림 5.FIG 메시지를 사용하여 교환기에 대한 연결을 유지하는 브로커 5. 교환기는 다른 시장과 연결되어 있으며 주문을 수락합니다. 이것들은 또한 특별한 방아쇠 이벤트에서 브로커 - 딜러는 가능한 한 빨리 시장에서 주문을 얻기 위해 거래소에 일련의 취소 주문을 보낸다. 이 시스템은 두 대의 컴퓨터를 연결한다. 크로스 오버 이더넷 케이블을 통해 직접 연결 컴퓨터는 1GB의 TCP IP를 통해 실행되는 FIX 4 2를 사용하여 통신합니다. 두 컴퓨터 모두 Intel x86 CPU에서 Microsoft Windows XP를 실행합니다. 컴퓨터 하나는 브로커 - 딜러를 나타내고 다른 하나는 교환기입니다. 딜러는 교환을 여러 개의 구매 또는 판매 주문에 실행합니다. 트리거 감지시 브로커 - 딜러는 모든 미결 주문에 대해 FIX 주문 취소 메시지를 전송합니다. FPGA 기반 네트워크 인터페이스 카드를 사용하여 정상 작동하는 QuickFIX 이벤트가 트리거됩니다 FIX Cancel Requests를 생성하고 QuickFIX Enginer가 유지 관리하는 기존 FIX 세션의 유효한 TCP IP 패킷 내에 배치합니다. 브로커 - 딜러 컴퓨터. 브로커 - 딜러 시스템은 5 슬롯 NI에 연결된 컴퓨터입니다 MXI-Express 컨트롤러가 통합 된 PXI-1033 섀시 2 개의 PXI 카드가 Xilinx Virtex-5 LX85 FPGA 및 NI PXI-6070E dat과 함께 NI PXI-7953 NI FlexRIO FPGA 모듈에 PXI 섀시에 연결됩니다 수집 DAQ 디바이스 NI FlexRIO 모듈에는 2 개의 8P8C 커넥터가있는 Prevas Mimas 기가비트 이더넷 어댑터가 있습니다. NI FlexRIO 및 Prevas Mimas 어댑터가 결합되어 브로커 - 딜러 네트워크 인터페이스 카드로 작동합니다. 모든 네트워크 트래픽은 NI FlexRIO 모듈과 Prevas Mimas 기가비트 이더넷 어댑터 포트의 다른 포트는이 응용 프로그램에서 사용되지 않습니다. Prevas Mimas 어댑터에는 인바운드 8P8C 전기 신호를 이더넷 프레임으로 변환하는 PHY 칩이 있으며 그 반대로 이더넷 프레임은 자일링스 Virtex-5 LX85 FPGA 그림 7. Prevas Mimas가 NI FlexRIO 모듈에 연결됨. 정상 조건 하에서, NI FlexRIO FPGA 모듈은 레이어 2 이더넷 프레임 데이터를 Prevas Mimas 어댑터를 통해 전송하고 PXI 버스로 전달함으로써 NI 재구성 가능한 IO RIO 드라이버 인터페이싱 프로그램에서 액세스 할 수 있습니다. QuickFIX는 일반적으로 Windows 폐쇄 소스 TCP IP 스택과 인터페이스하는 Winsock 기능과 인터페이스합니다 이 소스는 오픈 소스 TCP IP 스택 인 lwip을 사용합니다. 우리는 Winsock에 대한 모든 QuickFIX 호출을 수정하여 lwip TCP IP 스택을 호출했습니다. RIO 드라이버. 우리는 PXI-6070E DAQ 디바이스를 사용하여 취소 주문 트리거를 수신 및 전송합니다. PXI 실시간 시스템 통합 중 하나 RTSI 라인은 DAQ 카드와 NI FlexRIO FPGA 모듈간에 직접 전기 연결을했습니다. 외부 버튼을 DAQ 디바이스의 디지털 입력 중 하나에 연결하여 FPGA 모듈이 디지털 신호를 읽도록합니다. 하드웨어가 컴퓨터 또는 소프트웨어의 도움없이 신호를 읽습니다. 교환 컴퓨터. 교환 컴퓨터는 수정되지 않은 다른 컴퓨터로 구성됩니다 서버 모드에서 실행되는 QuickFIX 버전 네트워크 인터페이스는 기본 기가비트 이더넷 포트를 통해 수행됩니다. 해당 기능은 일치하는 것이 도착하거나 주문이 취소 될 때까지 주문을 보류하는 기능입니다. 브로커 - 딜러 quickFIX 프로그램에 주문을 체결합니다. 오픈 주문으로 보유하고있는 교환 컴퓨터로 보냅니다. 브로커 - 딜러 QuickFIX 프로그램은 자사의 미결 주문 목록을 관리합니다. 브로커 - 딜러 시스템에서 FPGA는 각 주문에 대한 취소 정보의 복사본을받습니다. 다음은 샘플 16 진수 4 2 ORDER 단일 태그 35 D 메시지입니다. 오프셋 8 진수 및 판독 가능 문자로만 표시됩니다. 그림 8 A 샘플 4 2 ORDER SINGLE 태그 35 D 메시지 그림 9 FIX 4 2 ORDER CANCEL REQUEST 태그 35 F 16 진수 16 진수와 읽을 수있는 문자로 표시된 메시지. PXI-6070E DAQ 디바이스에 연결된 버튼을 누르면 취소 주문 트리거가 생성됩니다. 하나의 FIX 주문 취소 메시지 각 미결 주문 FIX 메시지는 브로커 - 딜러와 교환기 사이의 실시간 TCP 세션에 주입됩니다. 교환 컴퓨터는 FIX 주문 취소 메시지를받습니다. 이러한 메시지는 브로커 - 딜러 컴퓨터의 QuickFIX가 아니라 FPGA에 의해 생성 된 것으로 브로커 - 딜러가 그렇게 지시 한 것처럼 모든 주문을 취소합니다. 모든 정상적인 FIX 트래픽에 대해 QuickFIX 애플리케이션은 각 FIX 메시지를 처리합니다 생성, 소프트웨어 TCP IP 스택은 TCP 세그먼트 및 IP 패킷 생성을 처리합니다. 트리거 이벤트가 발생하면 FPGA는 FIX 메시지, TCP 세그먼트 및 IP 패킷을 생성하여 모든 QuickFIX 및 TCP IP 소프트웨어 작업을 처리합니다. 최종 페이로드가 PHY에서 FPGA 모듈은 이더넷 프레임 및 CRC (Cyclic Redundancy Check)를 계산합니다. 시장 데이터 3에 대해 확립 된 CRC. FPGA 기술은 이제 거래 메시지 생성과 같은 응용 분야와 관련됩니다. 거래량 및 데이터 증가가 거래 시스템 기술보다 뛰어납니다. 금융 회사는 거래 최적화를 추구합니다 시스템과 최근까지는 소프트웨어에 중점을 두었습니다. 하드웨어 최적화를 통해 세계에서 가장 빠르고 결정적인 거래를 창출 할 수있었습니다. 시스템 LabVIEW FPGA Module을 사용하면 관리 위험 및 비용으로 하드웨어 가속화 된 거래 시스템을 개발할 수 있습니다 개방형 플랫폼 PXI는 FPGA 기반 네트워크 데이터 처리 및 생성을 통합 할 수 있으며 대기 시간 측정을 위해 GPS 시간 소스의 IEEE 1588v2 2008 타임 스탬프를 제공합니다 PXI Express FPGA 모듈은 다중 FPGA 거래 시스템을 위해 피어 투 피어 데이터 스트리밍을 사용하는 호스트 CPU 없이도 효율적으로 통신 할 수 있습니다. 금융 회사는 이제 차별화 및 경쟁력 강화를 위해 거래 시스템 소프트웨어와 하드웨어를 최적화 할 수 있습니다 .2 CFTC 및 SEC, 조사 결과 2010 년 5 월 6 일의 시장 이벤트 - 2010 년 9 월 30 일, 신흥 규제 이슈에 대한 공동 자문위원회의 CFTC 및 SEC 직원에 대한 보고서. Scott Sirowy와 Alessandro Forin, 마이크로 소프트 리서치, 왜 소고기인가? 2008 년 9 월 초. 금융 NI 커뮤니티 페이지에서 LabVIEW를 확인하십시오. 옵션 가격에 대한 자습서를보십시오.